Elettronica applicata e misure/Conversione A/D
![]() |
![]() | ![]() | D4. Convertitori pipeline e differenziali ![]() |
---|
Errori[modifica | modifica sorgente]
12 Un convertitore analogico/digitale (A/D) lineare ha la seguente caratteristica ideale:
- 3 Categorie di errori
- errori statici: riguardano il comportamento a regime, cioè con segnale di ingresso costante;
- errori dinamici: riguardano il comportamento in transitorio, cioè con segnale di ingresso variabile.
Errori statici[modifica | modifica sorgente]
Errori lineari[modifica | modifica sorgente]
10 Gli errori statici lineari si ricavano dal confronto tra la caratteristica ideale e la miglior retta approssimante:
- errore di offset <math>\varepsilon_o</math>: è pari all'intercetta sull'asse D della retta approssimante:
- <math>\begin{cases} \text{ideale: } D (0) = 0 \\ \text{reale: } D(0) = V_{\text{off}} \end{cases} \Rightarrow \varepsilon_o = V_{\text{off}}</math>
- errore di guadagno <math>\varepsilon_g</math>: è pari alla differenza tra la pendenza della caratteristica ideale e quella della retta approssimante:
- <math>\begin{cases} \text{ideale: } D(A) = K A \\ \text{reale: } D(A) = KA + \Delta K A \end{cases} \Rightarrow \varepsilon_g = \frac{\Delta K}{K}</math>
Gli errori statici lineari si possono compensare tramite un'opportuna taratura del circuito.
Errori di nonlinearità[modifica | modifica sorgente]
- errore di nonlinearità integrale <math>\varepsilon_{\text{nli}}</math>: è il massimo scostamento della caratteristica reale dalla retta approssimante considerando il grafico complessivo;
- 13 errore di nonlinearità differenziale <math>\varepsilon_{\text{nid}}</math>: preso un LSB, è lo scostamento della caratteristica reale dalla caratteristica ideale:
- <math>\varepsilon_{\text{nid}} = A_D - A_D'</math>
- 15 errore di codice saltato/mancante: l'errore di nonlinearità differenziale è maggiore di 1 LSB a causa di un valore digitale saltato.
Errori dinamici[modifica | modifica sorgente]
Tempo di conversione[modifica | modifica sorgente]
18 Il tempo di conversione è il ritardo dal momento in cui viene applicato l'ingresso <math>A</math> al momento in cui l'uscita <math>D</math> è commutata a un valore stabile. È dovuto ai ritardi dei circuiti logici interni.
Convertitori standard di base[modifica | modifica sorgente]
- 19 Parametri di classificazione
- complessità: è legata al numero di comparatori utilizzati;[1]
- tempo di conversione: è legata al numero massimo di cicli di clock richiesti per eseguire una conversione.
Convertitori veloci sono più complessi e più costosi, convertitori semplici ed economici sono più lenti → a seconda dell'applicazione si può scegliere di ottimizzare un parametro o l'altro.
Convertitore flash parallelo[modifica | modifica sorgente]
24 A ogni soglia corrisponde un comparatore non invertente: ogni comparatore confronta l'ingresso analogico A con la soglia ricavata tramite resistenze da una tensione di riferimento <math>V_R</math>, e riporta in uscita 0 se questa è inferiore alla soglia o 1 se superiore → tutti i comparatori al di sotto del livello analogico di ingresso riportano in uscita 1, mentre al di sopra riportano 0. Un codificatore M-N converte questa codifica termometrica (<math>M=2^N-1</math> bit) in codica binaria (<math>N</math> bit).
- Parametri
- molto veloce: è composto da un solo livello di circuiti logici → ritardo di propagazione minimo pari a 1 ciclo di confronto;[2]
- molto complesso: occorrono <math>M=2^N-1</math> comparatori → costoso.
Convertitore a inseguimento[modifica | modifica sorgente]
27 L'uscita D viene convertita in un segnale analogico A' da un convertitore D/A in reazione, in modo che un comparatore non invertente possa confrontarla con l'ingresso A, quindi un contatore a ogni colpo di clock incrementa o decrementa D di 1 LSB fino a quando il segnale di reazione A' non raggiunge la migliore approssimazione dell'ingresso A:
- se A' < A il contatore viene incrementato;
- se A' > A il contatore viene decrementato.
- 30 Parametri
- molto lento: nel caso peggiore occorrono <math>2^N</math> cicli di confronto per convertire <math>N</math> bit;
- semplice: richiede un solo comparatore → economico.
Convertitore ad approssimazioni successive[modifica | modifica sorgente]
31 A ogni colpo di clock si determina il valore di un bit consecutivamente a partire dal MSB fino al LSB: l'ingresso A viene ogni volta confrontato con la metà del campo rimasto (inizialmente il campo è pari al fondo scala <math>S</math>):
- se A si trova nella metà inferiore del campo rimasto, il bit corrente è posto a 0 e la metà inferiore è assunta come campo corrente;
- se A si trova nella metà superiore del campo rimasto, il bit corrente è posto a 1 e la metà superiore è assunta come campo corrente.
- 40 Parametri
- lento: nel caso peggiore occorrono <math>N</math> cicli di confronto per convertire <math>N</math> bit;
- semplice: richiede un solo comparatore → economico.
Note[modifica | modifica sorgente]
![]() |
![]() | ![]() | D4. Convertitori pipeline e differenziali ![]() |
---|