Sistemi e tecnologie elettroniche/Circuiti logici combinatori

Da WikiAppunti.
Jump to navigation Jump to search
Nota disambigua.svg Il titolo di questa pagina non è corretto per via delle caratteristiche del software MediaWiki. Il titolo corretto è A15. Circuiti logici combinatori.
/Circuiti logici combinatori}}  [[{{#ifcategory:Traduzioni||Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}/Circuiti logici: caratteristiche elettriche e interfacciamento{{#ifcategory:Traduzioni|/Circuiti logici combinatori||/Circuiti logici combinatori}}|A14. Circuiti logici: caratteristiche elettriche e interfacciamento]]/Circuiti logici combinatori}}  [[{{#ifcategory:Traduzioni|/Circuiti logici combinatori|Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}|{{#ifcategory:Traduzioni||Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}]]

2 I circuiti si suddividono in:

  • combinatori: lo stato dell'uscita dipende dagli stati correnti degli ingressi;
  • sequenziali: lo stato dell'uscita, oltre che dagli stati correnti degli ingressi, dipende anche da stati precedenti nel tempo (di solito al colpo di clock precedente) → richiedono degli elementi di memoria detti flip-flop.

Porte a livello singolo[modifica | modifica sorgente]

Le porte logiche si suddividono in invertenti e non invertenti a seconda se il segnale viene rispettivamente negato o no:

28 Invertenti 29 Non invertenti
  • inverter
  • NOR
  • NAND
  • EXNOR
  • buffer[1]
  • OR
  • AND
  • EXOR

Porte NAND e NOR R-switch[modifica | modifica sorgente]

Porta NAND nMOS[modifica | modifica sorgente]

4 È costituita da più transistori collegati in serie e da una resistenza di pull-up <math>R_{PU}</math>. L'uscita va a massa se tutti gli interruttori sono chiusi, ovvero se tutti i segnali di ingresso sono allo stato alto H.

Porta NOR nMOS[modifica | modifica sorgente]

5-6 È analoga alla porta NAND, ma i transistori nMOS sono collegati in parallelo. L'uscita va a massa se almeno uno degli interruttori è chiuso, ovvero se almeno uno dei segnali di ingresso è allo stato H.

Porte pMOS[modifica | modifica sorgente]

8 Una porta pMOS rappresenta la stessa funzione di una porta nMOS se presenta delle caratteristiche opposte:

  • chiuso se I = L
  • aperto se I = H
  • serie → parallelo
  • parallelo → serie
  • verso massa → verso alimentazione

Porte NAND e NOR CMOS[modifica | modifica sorgente]

8 Le tipologie nMOS e pMOS si complementano nelle porte CMOS, che non richiedono più resistenze di pull-up o di pull-down → 10 anche se rispetto alle porte R-switch si ha un numero doppio di transistori, le dimensioni fisiche risultano sempre più ridotte.

Porta NAND[modifica | modifica sorgente]

9 È l'unione di una porta NAND nMOS come elemento di pull-down e di una porta NAND pMOS come elemento di pull-up. Poiché in un CMOS gli elementi devono essere cortocircuitati uno alla volta, ogni segnale d'ingresso deve sdoppiarsi agli ingressi di una coppia di transistori di tipo opposto: "bufferato" al transistore nMOS e negato al transistore pMOS.

Porta NOR[modifica | modifica sorgente]

11-12 Entrambi gli elementi di pull-down e pull-up invertono il tipo di collegamento dei transistori.

Porte a livelli multipli[modifica | modifica sorgente]

23 Qualsiasi funzione logica può essere ricondotta a una somma di prodotti o a un prodotto di somme → bastano sempre al massimo due livelli di porte logiche, cioè con due porte poste in serie.[2]

Porte AND e OR in cascata[modifica | modifica sorgente]

Porte R-switch[modifica | modifica sorgente]

13-16 Avendo una resistenza di pull-up <math>R_{PU}</math>, si possono mettere in cascata più transistori nell'elemento di pull-down:

  • la funzione OR si realizza con un collegamento in parallelo;
  • la funzione AND si realizza con un collegamento in serie.

L'elemento di pull-down è sempre invertente → data una funzione logica, è necessario ricavare attraverso le leggi di De Morgan la corrispondente funzione negata.

Le prestazioni si riducono fortemente all'aumentare del numero di transistori inseriti, perché si amplificano gli effetti di non idealità.

Porte CMOS[modifica | modifica sorgente]

17 L'elemento di pull-up complementare si realizza invertendo le caratteristiche di quello di pull-down nel modo consueto.

Pass gate[modifica | modifica sorgente]

24 Il pass gate è un interruttore in serie al segnale, realizzato con una coppia di transistori pMOS e nMOS in parallelo. Il segnale di controllo <math>S</math> apre un transistore chiudendo l'altro e viceversa, e l'uscita assume uno dei due valori di ingresso <math>A</math> o <math>B</math>:

<math>U=A \cdot \bar S +B \cdot S</math>

26 Se il secondo segnale è il negato del primo (<math>B= \bar A</math>), si realizza una porta XOR.

37 La resistenza di perdita <math>R_{\text{on}}</math> del transistore in conduzione e la capacità equivalente <math>C_P</math> associate al pass gate aumentano la costante di tempo → inserire più pass gate in serie porta a un eccessivo ritardo di propagazione.

27 Rispetto a un collegamento di porte logiche, il pass gate è vantaggioso perché richiede internamente meno transistori. A differenza delle porte logiche, però non rigenera il segnale perché si limita a restituire direttamente uno dei segnali di ingresso → i disturbi non vengono filtrati.

Consumo[modifica | modifica sorgente]

30 Ogni modulo consuma energia:

  • una parte è usata per il funzionamento interno del modulo;
  • una parte viene usata per i segnali esterni;
  • una parte viene dissipata in calore.

L'energia viene fornita al modulo attraverso la tensione di alimentazione <math>V_{AL}</math>: l'indicatore del consumo è la corrente assorbita dall'alimentazione.

31 Conviene evitare un consumo di potenza eccessivo:

  • forti correnti comportano dei disturbi elettromagnetici;
  • per portare una corrente elevata con una bassa dissipazione di potenza, il tratto di filo conduttore in cui scorre deve avere una resistenza equivalente molto bassa → la resistenza equivalente è inversamente proporzionale alla sezione di conduttore;
  • per i dispositivi portatili è importante l'autonomia delle batterie;
  • un alto consumo di potenza comporta un'elevata quantità di calore disperso, specialmente se i componenti elettronici sono di piccole dimensioni.

Potenza statica <math>P_S</math>[modifica | modifica sorgente]

32 La potenza statica <math>P_S</math> è la potenza assorbita in assenza di commutazione, cioè quando la corrente <math>I_{DC}</math> è costante nel tempo:

<math>P=V I_{DC}</math>

Varia con la temperatura e con la tensione di alimentazione <math>V_{AL}</math>.

35 Dipende dalla tecnologia del dispositivo e dai carichi resistivi.

36 La potenza statica di un dispositivo R-switch è dovuta principalmente alla resistenza di perdita <math>R_{\text{on}}</math> del transistore che dissipa potenza durante l'intervallo di tempo in cui l'uscita è portata a massa (I = H, U = L), definito in funzione del tempo totale (di solito l'intervallo tra due colpi di clock) attraverso una costante <math>D</math> detta duty cycle:

<math>P_S = D_I \frac{ {V_{AL}}^2 }{R_{PU}} , \quad D_I = \frac{T_H}{T}</math>

37 La potenza statica di un dispositivo CMOS, a differenza di quella della tecnologia R-switch, è approssimativamente nulla perché, in assenza di carico resistivo,[3] in entrambi gli stati logici vi è un transistore in interdizione.

Potenza dinamica <math>P_D</math>[modifica | modifica sorgente]

33 La potenza dinamica <math>P_D</math> è la potenza assorbita per eseguire una commutazione. Con un carico capacitivo, la transizione LH dal livello basso al livello alto richiede che il condensatore venga caricato con una corrente proveniente dall'alimentazione, e viceversa con una corrente che va verso massa.

35 Dipende dalla tecnologia del dispositivo e soprattutto dal carico capacitivo. Di solito è molto maggiore della potenza statica <math>P_S</math>.

34 Se il condensatore <math>C</math> a cui è applicata una differenza di potenziale <math>V</math> viene caricato e scaricato <math>F</math> volte al secondo, scorre una corrente pari a <math>F</math> volte la quantità di carica <math>Q</math> (s)caricata ogni volta:

<math>I= F \cdot Q = F \cdot CV</math>

con una potenza dinamica media:

<math>P=VI=FC V^2</math>

45 La potenza dinamica <math>P_D</math> è per definizione proporzionale alla frequenza di clock → il consumo è proporzionale alla frequenza.

41 Come ridurre la potenza dinamica <math>P_D</math>?

  • Non conviene ridurre la frequenza di commutazione <math>F</math> perché altrimenti per portare a termine un'operazione sarebbero richiesti più colpi di clock → l'energia totale consumata sarebbe sempre la stessa, oltre al fatto che le prestazioni del circuito sarebbero peggiori.
  • Ridurre la capacità equivalente <math>C</math>, che essendo nel transistore MOS proporzionale a <math>\tfrac{W}{L}</math> comporta una riduzione delle dimensioni.
  • Non conviene ridurre troppo la tensione di alimentazione <math>V_{AL}</math> perché comporterebbe una riduzione eccessiva dei margini di rumore.

Prodotto potenza <math>P_D</math> × ritardo <math>t_P</math>[modifica | modifica sorgente]

42 Un circuito logico ideale è caratterizzato da potenza dissipata nulla (<math>P_D=0</math>) e ritardo nullo (<math>t_P=0</math>). In un dispositivo reale si cerca un compromesso tra:

  • correnti elevate: alta velocità e forte dissipazione;
  • correnti deboli: bassa velocità e bassa dissipazione.

43 Si può dimostrare che il prodotto <math>P_D \times t_P</math> di una porta, una volta fissata la sua tecnologia, dipende solo dalla tensione di alimentazione <math>V_{AL}</math> e dalla capacità equivalente <math>C</math> del carico → 44 definisce una iperbole nel piano <math>\left( P_d,t_P \right)</math>.

Note[modifica | modifica sorgente]

  1. Uno stadio buffer si limita a rigenerare il segnale senza modificarlo dal punto di vista funzionale. Quando il segnale di uscita ha una potenza maggiore, il buffer è un amplificatore.
  2. Già le porte NAND e NOR CMOS in realtà erano a due livelli, perché la negazione degli ingressi comporta la presenza di un invertitore in serie.
  3. Vale anche per un carico puramente capacitivo.
Nota disambigua.svg Il titolo di questa pagina non è corretto per via delle caratteristiche del software MediaWiki. Il titolo corretto è A15. Circuiti logici combinatori.
/Circuiti logici combinatori}}  [[{{#ifcategory:Traduzioni||Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}/Circuiti logici: caratteristiche elettriche e interfacciamento{{#ifcategory:Traduzioni|/Circuiti logici combinatori||/Circuiti logici combinatori}}|A14. Circuiti logici: caratteristiche elettriche e interfacciamento]]/Circuiti logici combinatori}}  [[{{#ifcategory:Traduzioni|/Circuiti logici combinatori|Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}|{{#ifcategory:Traduzioni||Sistemi e tecnologie elettroniche|/Circuiti logici combinatori}}]]